AB模塊1756-M08S/BE

EDA (Electronic Design Automation)即電子設(shè)計(jì)自動(dòng)化技術(shù)，是指以計(jì)算機(jī)為基本工作平臺(tái)，把應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)融合在一個(gè)電子CAD通用軟件包中，輔助進(jìn)行三方面的電子設(shè)計(jì)工作，即集成電路設(shè)計(jì)、電子電路設(shè)計(jì)以及PCB設(shè)計(jì)。EDA技術(shù)的基本特征是采用具有系統(tǒng)仿真和綜合能力的高級(jí)語言描述，一般采用自頂向下的模塊化設(shè)計(jì)方法。如圖2所示為基于EDA工具的FPGA數(shù)字設(shè)計(jì)流程。

AB模塊1756-M08S/BE

在使用Verilog HDL進(jìn)行電路輸入時(shí)，為了保證所編寫的代碼是可以綜合成數(shù)字電路的，以及綜合前和綜合后仿真的一致性，必須按照一定的原則編寫代碼。當(dāng)時(shí)序邏輯比較復(fù)雜時(shí)，一般將其抽象成一個(gè)同步的有限狀態(tài)機(jī)(FSM: FiniteState Machine，以實(shí)現(xiàn)可綜合風(fēng)格的Verilog HDL設(shè)計(jì)）

AB模塊1756-M08S/BE

1756-L62  B
1756-L62 B
1756-L63A
1756-L71
1756L72
1756-L73S
1756-LS2S B
1756-LSP
1756-M08S/BE
1756-M08SE
1756-M08SE/B
1756-M13/A
1756-M16SE
1756-M16SE/A
1756-M16SEA
1756-MO8SE/B
1756-MVI/A
1756-OB16/D
1756-OB16E
1756-OB16E  
1756-OB16E  A
1756-OB16E /A
1756-OB16E/A
1756--OB32
1756-OB32 
1756-OB32  
1756-OB32  A
1756-OB32 / A
1756-OB32/A
1756-OB32A
1756-OF4 /A
1756--OF4/A
1756-OF6CI
1756-OF8
1756-OW161
1756-OX8I/A
1756-PA72
1756-PA72/B
1756-PA72/C
1756-PA75/A
1756-PA75/B
1756-PA75R
1756-PA75R/A
1756-PB72
1756-PB75/B
1756-PLS/B
1756-PSCA
1756-RA75R
1756-RM/B
1756-RM2
1756-SYNCH/A
1756-TBCH
1756-TBE
1756-TBNH
1757-SRM
1757-SRM B